⑩日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

平1-239486

⑤Int. Cl.

識別配号

庁内整理番号

④公開 平成1年(1989)9月25日

G 01 R 31/28 G 06 F 11/22

3 1 0

V-6912-2G F-7368-5B

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称 出力応答圧縮器

②特 顧 昭63-66500 ②出 顧 昭63(1988)3月18日

砂発明者 吉田

正 昭 東京都港区芝 5 丁目33番 1号 日本電気株式会社内

東京都港区芝 5 丁目33番 1号

创出 願 人 日本電気株式会社 個代 理 人 弁理士 内 原 晋

明報の書

発明の名称

出力店答压箱器

特許請求の範囲

複数の出力線からの出力応答を同時に圧縮する 多入力線型帰還シフトレジスタ型の出力応答圧縮 器において、

前記複数の出力線のうちの1つの出力線からの 出力応答を選択的に前記多入力線型帰還シフトレ ジスタの初段に入力する第1の選択手段と、

前記複数の出力線から前記任意の1つを除いた 残りの出力線からの出力応答のそれぞれを前記多 入力線型帰還シフトレジスタの初段以外の各段に 入力するか否かを選択する第2の選択手段とを設けたことを特徴とする多入力線型帰還シフトレジスタ型の出力応答圧協器。

発明の詳細な説明

〔産業上の利用分野〕

本発明は出力応答圧縮器、特に集積回路の論理機能試験が容易となり、かつ極めて複雑な集積回路でも試験可能となる機に集積回路自体に組み込まれた出力応答圧縮器に関する。

〔従来の技術〕

高度に集積化され、かつ複雑化した集積回路の 論理機能テストを容易にする1つの方法は、テストすべき集積回路内部にテストパターン発生器及びテスト出力評価部等のテスト機構を組み込んで しまうことである。この機にすることにより、集 積回路内部に埋め込まれて外部端子から直接アク せスできず、テストすることが困難であった部分 できる。

ところで、テスト機構を集積回路に組み込む場合、膨大な出力応答を逐一期待値と比較することは不可能なので、出力応答を圧縮し、圧縮した出力応答を期待値と比較するという方法が振られる。

特閒平1-239486 (2)

この出力応答圧臨時はテスト出力評価部の重要な部分を占める論理回路プロックであるが、1979年に開催された国際テスト会議(international Test Conference)の論文集37ページ~41ページに「BUILT-IN LOGIC BLOCK OBSERVATION TECHNIQUES」と題して報告された論文中に示された多入力符号解析器が、よく用いられる。

この多入力符号解析器は、線型帰還シフトレジスタの各段に入力を入れられる機にしたもので、 4ビットの多入力符号解析器の例の概略プロック 図を示す。

第2回は、被テスト回路(図示せず)からの出力がD。、D1、 D2、 D3 の4 ビットである場合を示しており、あるサイクルにおける被テスト回路の各出力D1、 D2、 D3 は排他的論理和回路(以下EXORゲートと記す)26、27、28に入力され、フリップフロップ21、22、23の各出力との排他的論理和演算後、フリップフロップ22、23、24に入力される。また被テスト回路の出力D。はEXORゲート25に入力

され、フリップフロップ 2 3 と 2 4 との排他的論理和演算後、フリップフロップ 2 1 に入力される。

そして、次のサイクルで被テスト回路の各出力Do、Di、Di、Di、Di、Di、Oiをく同様にしてフリップフロップ21、22、23、24に各々入力され、以後同じ動作が繰り返される。従って、液テスト回路からの出力が何パターンあっても、結果は4ビットに圧縮されることになり、期待値も4ビットで良く、テストのために付加するハードウェア量が少なくてすむ。

(発明が解決しようとする課題)

しかしながら、上述の出力応答圧翻器においては、被テスト回路からの出力 D。、Di、Da、D,全てを同時に圧縮しているので、被テスト回路全体の良否の料定はできても、もっと詳細な故障箇所に関する情報は全く得られず、不良解析が出来ないという問題点を有する。

本発明の目的は、上記の従来技術の問題点を排除し、より詳細な故障箇所に関する情報が得られ

る出力応答圧縮器を提供することにある。

(課題を解決するための手段)

本発明の出力応答圧縮器は、複数の出力はから の出力応答を同時に圧縮する多入力線型帰還シフ トレジスタ型の出力応答圧縮器において、

前記複数の出力線のうちの1つの出力線からの 出力応答を選択的に前記多入力線型帰還シフトレ ジスタの初段に入力する第1の選択手段と、

前記複数の出力線から前記任意の1つを除いた 残りの出力線からの出力応答のそれぞれを前記多 入力線型帰還シフトレジスタの初段以外の各段に 入力するか否かを選択する第2の選択手段とを設 けたことを特徴とする。

(作用)

本発明は、上記構成を採用することにより従来 技術における問題点を解消している。すなわち、 従来技術は全出力同時圧縮しかできないので、被 テスト回路全体の良否判定しか出来ないが、本発 明は、被テスト回路の各出力を1つずつ圧縮する ことも可能にすることで、より詳細な故障箇所に 関する情報が得られる。

(実施例)

以下、図面を参照しながら本発明を詳細に説明 する。

第1回は、本発明の典型的な一実範例を示す構成図である。

本実能例は彼テスト回路(図示省略)からの出力が4ビットで、これを圧縮する出力応答圧組器の段数も同一である場合を示しているが、本発明はこれに限定されるものではなく、出力応答圧組器の段数が彼テスト回路の出力数よりも多くでもかまわないのは言うまでもない。

さて、第1図に示した出力応答圧縮器は、放テスト回路からの出力 Do , D , D , D , に対応する 4 つのフリップフロップ 1 . 2 . 3 . 4 と、各フリップフロップに対応する 4 つのEXORグート5 . 6 . 7 . 8 と、その出力がそれぞれEXOR6 . 7 . 8 の一方の入力となる AND ゲート10 . 11 . 12 と、マルチプレクサ13とから成り、制御信号 C 2 を切り換えることにより、2

特別平1-239486 (3)

租 規の出力 応答圧 箱 器として 動作する。

1 つは被テスト回路からの金出力 D。 ~ D , を 国 時 に 圧 縮 す る 従来 と 同 様 の 出 力 応 答 圧 縮 器 で あ り . も う 1 つ は 彼 テスト 回路 か ら の 出 力 D。 ~ D , の う ち の 任 恵 の 1 つ の 出 力 の み を 圧 値 す る 出 力 応 答 圧 値 器 で あ る 。

制即信号 C 2 を論理 "1" のレベルに設定すると、AND ゲート10.11.12は被テスト回路からの出力 D 1、D 2、D 5 を出力し、EXORゲート6.7.8にそれぞれ入力する。従ってフリップフロップ 2.3.4には前段のフリップフロップ 1.2.3と被テスト回路からの出力 D 1.D 2.D 5 とのそれぞれ排他的論理和が入力されることになる。

そして、この時制関信号C1を、マルチプレクサ13が被テスト回路からの出力D。、D1、D2、D3、のうち出力D。を出力する機に設定すると、EXORグート5には被テスト回路からの出力D。が入力され、フリップフロップ1には、フリップフロップ3、4と、この出力D。の排他

的論理和が入力されることになる。即ち、この場合には前述の従来例と同様に、被テスト回路からの出力 D。~ D, を全て同時に圧縮する出力応答圧縮器が実現される。

次に制御信号 C 2 を論理 "0"のレベルに設定すると、AND グート 1 0、1 1、1 2 は被テスト回路からの出力 D 1、D 2、D 3、にかかわらず論理 "0"を出力するので、フリップフロップ 2、3、4 は前段のフリップフロップ 1、2、3の値がシフトされるだけとなる。そしてこの時制体は号 C 1 は被テスト回路からの出力 D 0。、D 1、D 2、D 3 に対けなるので、マルチプレクサ 1 3 により選択するので、マルチプレクサ 1 3 により選択するので、マルチプレクサ 1 3 により選択するので、カーションのよりには、被テスト回路からの出力のみが、出力応答圧超器に入力されることになる。即ち、この場合には、被テスト回路からの出力 D 0~D 3 のうちの任意の 1 つを圧縮

この様に、1つの出力応答圧顕器に2つのモードをもたせることにより、従来例で待られる故障

に関する情報より多くの情報が得られる。即ち、 最初に被テスト回路の出力D。~Ds を全路のの出力D。~Ds を全路のの出力D。~Ds を全路ののログストを行なう。そして、不良と判定された被テスト回路にのみ、1つの出力が同様である。というないできるには出力を要易に検出することができるからである。

1つの出力のみを圧縮できるモードでは入力パターンの何パターン目で故障が検出されたかを検出することもでき、従来例にくらべて、被テスト回路の故障箇所に関する情報が格段に増加することになる。しかも極めてわずかな論理ゲートの追加で実現できる。

(発明の効果)

本発明によれば、以上述べた様な構成を採用することにより、従来例にくらべより詳細な故障情報が得られるようになる。


図面の簡単な説明

第1回は本発明の一実施例を示す構成図であり、 第2回は従来例を示す構成図である。

Doo, Di, Di, Di, w被テスト回路からの出力、1、2、3、4、21、22、23、24 …フリップフロップ、5、6、7、8、9、25、26、27、28、29…抑他的論理和回路、10、11、12、…ANDゲート、13…マルチプレクサ、C1、C2…制即信号。

代理人 弁理士 内 原 晉


特閒平1-239486 (4)



/~4:フリップ・フロップ

10~12: AND 5-1

5~8:排他的编理和回路 Do~Do:被デストロ路はらの出力



21~24 : フリップフロップ 25~29 : 排他的論理和回路

Do~Do:被テスト回路がらの出力

第 2 図

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-239486

(43)Date of publication of application: 25.09.1989

(51)Int.CI.

GO1R 31/28 G06F 11/22

(21)Application number : 63-066500

(71)Applicant: NEC CORP

(22)Date of filing:

18.03.1988


(72)Inventor: YOSHIDA MASAAKI

(54) OUTPUT RESPONSE COMPRESSOR

(57)Abstract:

PURPOSE: To obtain fault information more in detail than before by providing a selecting means which inputs the output response from one output line to the initial stage of a multi-input line type feedback shift register selectively.

CONSTITUTION: When a control signal C2 is set to a logical level '0', AND gates 10, 11, and 12 output logic '0' regardless of outputs D1, D2 and D3 from a circuit to be tested, so the values of flip-flops 1, 2, and 3 of front stages are only shifted to the flip-flops 2, 3, and 4. At this time, a control signal C1 controls a multiplexer 13 to input only the output of the circuit to the output response compressor so that only one of the outputs D0, D1, D2 and D3 of the circuit is selected. Namely, the output response compressor which compresses one optional output among D0WD3 from the circuit is realized in this case.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office